岗位职责：1. DFT方案制定参与芯片级DFT架构规划，制定测试计划、测试结构定义及测试标准。评估可测试性设计覆盖率，输出盲点图及测试指南。2. DFT实现与验证负责DFT电路设计及插入，包括Scan链、MBIST、Boundary Scan、JTAG等。完成DFT模式下的时序约束生成，配合后端团队实现时序收敛、功耗分析和压降分析。主导DFT相关的形式验证（LEC/CLP）、静态时序分析及ECO修正。3. 测试向量与量产支持生成并验证高覆盖率的结构化测试向量（ATPG）和功能测试向量。协助ATE工程师完成芯片测试调试、故障诊断及良率提升，解决量产测试问题。4. 流程优化与协作持续改进DFT设计流程和工具链，开发自动化脚本提升效率。与前端设计、物理设计、测试团队紧密协作，确保DFT时序Signoff任职要求：1. 硕士研究生及以上学历，微电子、电子工程、集成电路、计算机等相关专业2. 2年以上DFT设计经验，熟悉ASIC/SOC芯片全流程。3.精通Scan/ATPG、MBIST、Boundary Scan等DFT技术。4. 熟练使用Synopsys或Mentor等EDA工具。5. 熟悉数字逻辑设计、综合、静态时序分析及低功耗设计。6. 熟练使用TCL/Python/Perl/Shell等脚本语言开发自动化流程。7. 具有ATE测试机台调试或芯片良率分析经验者优先。8. 有先进工艺流片或量产芯片经验者优先。9. 较强的逻辑分析能力、问题解决能力及抗压能力。10. 良好的团队协作和沟通能力，英语读写流利（部分岗位需英文交流）。

沐曦集成电路（上海）有限公司，于2020年9月成立于上海，并在北京、南京、成都、杭州、深圳、武汉和长沙等地建立了全资子公司暨研发中心。沐曦拥有技术完备、设计和产业化经验丰富的团队，核心成员平均拥有近20年高性能GPU产品端到端研发经验，曾主导过十多款世界主流高性能GPU产品研发及量产，包括GPU架构定义、GPU IP设计、GPU SoC设计及GPU系统解决方案的量产交付全流程。沐曦致力于为异构计算提供全栈GPU芯片及解决方案，可广泛应用于人工智能、智慧城市、数据中心、云计算、自动驾驶、数字孪生、元宇宙等前沿领域，为数字经济发展提供强大的算力支撑。