3年以上候选人，设计岗要求有radio经验；验证岗要求有systemverilog经验，UVM用过了解即可。
2年以内候选人(应届生也可以)，懂FPGA即可，学历要求硕士或者211/985以上。
1. FPGA design Consultant Radio design Job Title:

FPGA Design engineer

Job Objective:

To be responsible for Radio FPGA design, integration and maintenance.

Responsibilities:

Be responsible for Radio FPGA design, including DDC, DUC, RRC filter, CIC filter, sample rating mapping, and all external related interfaces.

Be responsible for related documentation of requirement, architecture, design specification and verification

Be responsible for FPGA design, verification and debugging.

Qualifications & Requirements:

At least one year working experience in digital IF design, graduated from Telecommunication, computing or related majors. Good telecommunication theory background.

Be familiar with digital IF design, be familiar high speed ADC, DAC and other external analog circuits, be familiar with radio structure and design methodology.

Be good at Verilog and VHDL coding and verification.

Be good at digital filter, frequency conversion, extraction, interpolation design, simulation and FPGA implementation

Be familiar with FPGA interface function and logic, high speed SERDES, parallel bus interfaces, serial bus interfaces.

Be good at English, reading, writing, speaking and listening.

Good sense of co-working with team members under CVS/ClearCase like source control environments is a plus.

Linux environment working capable is a plus; knowledge of script/Shell is a plus.

文思海辉是一家来自中国的全球性IT服务公司，拥有超强的数字化咨询与行业解决方案实施能力，致力成为全球企业“最具价值的业务合作伙伴”。文思海辉坚持为全球客户提供领先的数字化咨询、体验交互、技术实施与运营服务，并凭借在高科技、金融、制造等行业的深厚积累和丰富经验，与128家《财富》500强企业建立了长期合作关系。
而这些，皆源于文思海辉26,300余名专业人才的协作与努力！你是否愿意加入我们，成为26300余名专业人才中、令人骄傲与艳羡的一员？
在文思海辉，工作从来都不是生活的阻力，更能为生活提供更多的助力；
在文思海辉，薪酬福利从来都不是赤裸裸的金钱关系，而更多的是对员工的激励；
在文思海辉，你收获的不仅仅是一份工作，更将收获一个不一样的自己，创造不一样的未来；
在文思海辉，发展和职业机会从来都没有终点，有的是无限可能；
在文思海辉，更有令人鼓舞的工作环境，追梦路上，彼此称赞。
这是我们的员工价值主张，更是我们对每一位应聘者的期待与承诺。
加入我们，共同开启全新未来。
了解更多文思海辉职位信息，请关注“文思海辉招聘”微信公号，欢迎在线投递简历。
您的个人信息将严格按照我司个人信息保护政策进行保护并仅供招聘用途使用。